Les sujets de thèses
| 2 sujets INAC |
Dernière mise à jour : 21-06-2018
Conception de circuit intégré synchrone hybride CMOS/MRAM sur technologie avancée robuste aux radiations spatiales
|
Contact : |
Date souhaitée pour le début de la thèse : 01-10-2018
| Contact : |
|
| Directeur de thèse : |
|
Page perso : http://inac.cea.fr/Pisp/gregory.dipendina/index.html
Labo : http://www.spintec.fr/
A ce jour, plusieurs méthodes permettent de concevoir des circuits microélectroniques adaptés à des applications spatiales, répondant aux contraintes d’immunité aux radiations, que ce soit en termes de technique, de conception ou de procédé de fabrication.
Après une expérience forte et enrichissante de 3 ans dans la cadre d'une thèse menée en collaboration entre le CNES, le LIRMM et le CEA/Spintec, de 2014 à 2017, nous souhaitons étendre et consolider ces travaux collaboratifs. Nous aimerions proposer de nouvelles innovations pour la conception de circuits intégrés embarquant des technologies émergentes non volatiles, notamment les composants spintronique du type MRAM (mémoire Magnétique), en vue d'applications dans des environnements critiques, et plus spécifiquement le spatial. En effet plusieurs études ont été faites ou sont en cours sur les mémoires MRAM en tant que tel. En revanche, nous proposons dans ce sujet de nous intéresser à l'intégration de jonctions tunnel magnétiques (JTM), élément de base des mémoires MRAM, dans la logique de calcul. Ces JTMs peuvent être intégrées aussi bien dans les parties séquentielles telles que les latchs et les bascules, mais également dans les parties combinatoires telles que les cellules de type NAND, NOR, etc. Il s’agit ici de proposer une logique hybride CMOS/MRAM pour rendre les circuits robustes vis-à-vis des environnements spatiaux. Ce sujet adresse donc la partie calcul de circuits numériques complexes tels que des micro-processeurs par exemple.
Par ailleurs, la technologie STT-MRAM (Spin Transfer Torque), qui est à ce jour la technologie MRAM la plus avancée et qui commence à être industrialisée, sera utilisée pour ces travaux d’innovation. Cependant, la technologie SOT-MRAM (Spin Orbit Torque), qui est la technologie MRAM la plus émergente et qui a déjà démontré d’intéressantes propriétés pour les circuits hybrides de la microélectronique et notamment en termes de robustesse face aux particules, sera également considérée dans cette étude afin d’apporter une étude la plus complète possible, ainsi que la solution la plus efficace. Ces travaux se veulent prospectifs et seraient menés sur des technologies avancées. L'objectif est de fabriquer un circuit intégré complet et de réaliser des essais radiations avec le CNES (sous ions lourds et/ou dose) pour valider la robustesse pour les applications spatiales « de cette logique combinatoire et séquentielle nouvelle basée sur la technologie MRAM ». Cette thèse serait principalement encadrée par l’équipe « conception de circuits intégrés non-volatils » du laboratoire CEA -Spintec de Grenoble et dirigée par le LIRMM.
Après une expérience forte et enrichissante de 3 ans dans la cadre d'une thèse menée en collaboration entre le CNES, le LIRMM et le CEA/Spintec, de 2014 à 2017, nous souhaitons étendre et consolider ces travaux collaboratifs. Nous aimerions proposer de nouvelles innovations pour la conception de circuits intégrés embarquant des technologies émergentes non volatiles, notamment les composants spintronique du type MRAM (mémoire Magnétique), en vue d'applications dans des environnements critiques, et plus spécifiquement le spatial. En effet plusieurs études ont été faites ou sont en cours sur les mémoires MRAM en tant que tel. En revanche, nous proposons dans ce sujet de nous intéresser à l'intégration de jonctions tunnel magnétiques (JTM), élément de base des mémoires MRAM, dans la logique de calcul. Ces JTMs peuvent être intégrées aussi bien dans les parties séquentielles telles que les latchs et les bascules, mais également dans les parties combinatoires telles que les cellules de type NAND, NOR, etc. Il s’agit ici de proposer une logique hybride CMOS/MRAM pour rendre les circuits robustes vis-à-vis des environnements spatiaux. Ce sujet adresse donc la partie calcul de circuits numériques complexes tels que des micro-processeurs par exemple.
Par ailleurs, la technologie STT-MRAM (Spin Transfer Torque), qui est à ce jour la technologie MRAM la plus avancée et qui commence à être industrialisée, sera utilisée pour ces travaux d’innovation. Cependant, la technologie SOT-MRAM (Spin Orbit Torque), qui est la technologie MRAM la plus émergente et qui a déjà démontré d’intéressantes propriétés pour les circuits hybrides de la microélectronique et notamment en termes de robustesse face aux particules, sera également considérée dans cette étude afin d’apporter une étude la plus complète possible, ainsi que la solution la plus efficace. Ces travaux se veulent prospectifs et seraient menés sur des technologies avancées. L'objectif est de fabriquer un circuit intégré complet et de réaliser des essais radiations avec le CNES (sous ions lourds et/ou dose) pour valider la robustesse pour les applications spatiales « de cette logique combinatoire et séquentielle nouvelle basée sur la technologie MRAM ». Cette thèse serait principalement encadrée par l’équipe « conception de circuits intégrés non-volatils » du laboratoire CEA -Spintec de Grenoble et dirigée par le LIRMM.
Simulation au niveau système et flot d'exploration d'architectures neuromorphiques non-volatiles
|
Contact : |
Date souhaitée pour le début de la thèse : 01-10-2018
| Contact : |
|
| Directeur de thèse : |
|
Labo : http://www.spintec.fr/
L’implantation matérielle de réseaux de neurones est un sujet de recherche stratégique pour de nombreuses entreprises internationales. Les principaux projets autour de l’ingénierie neuromorphique ont donné naissance à des puces inspirées du comportement du cerveau comme SyNAPSE, TrueNorth ou SpiNNaker. Ces technologies ciblent principalement de puissantes fermes de calcul et sont peu adaptées aux contraintes de consommation énergétique des systèmes embarqués ou de l’internet des objets.
L’intégration hétérogène de la technologie CMOS avec des technologies émergentes permettrait de s’affranchir de ces limitations. En particulier, la technologie mémoire MRAM (Magnetoresistive Random-Access Memory) est considérée comme la plus prometteuse des mémoires non-volatiles permettant de réduire la consommation énergétique des architectures de calcul. Il manque toutefois d’une approche haut niveau permettant d’évaluer et d’améliorer les gains apportés par ces mémoires.
Dans ce contexte, cette thèse consiste en la définition d’une plateforme de modélisation conjointe de la logique numérique et de fonctions à base de mémoires non-volatiles ciblant les accélérateurs neuromorphiques. La plateforme permettra l’exploration de différents choix architecturaux basés sur les propriétés des mémoires non-volatiles afin de mieux comprendre le compromis entre performance, surface et consommation énergétique.
La thèse sera dirigée par le Professeur Benoît Miramond (Université Côte d’Azur, LEAT, Sophia Antipolis) et encadrée par François Duhem (CEA/Spintec, Grenoble).
Compétences nécessaires : conception RTL, architecture de systèmes, électronique, langages de programmation C/C++ ou similaire (connaissances en SytemC appréciées)
L’intégration hétérogène de la technologie CMOS avec des technologies émergentes permettrait de s’affranchir de ces limitations. En particulier, la technologie mémoire MRAM (Magnetoresistive Random-Access Memory) est considérée comme la plus prometteuse des mémoires non-volatiles permettant de réduire la consommation énergétique des architectures de calcul. Il manque toutefois d’une approche haut niveau permettant d’évaluer et d’améliorer les gains apportés par ces mémoires.
Dans ce contexte, cette thèse consiste en la définition d’une plateforme de modélisation conjointe de la logique numérique et de fonctions à base de mémoires non-volatiles ciblant les accélérateurs neuromorphiques. La plateforme permettra l’exploration de différents choix architecturaux basés sur les propriétés des mémoires non-volatiles afin de mieux comprendre le compromis entre performance, surface et consommation énergétique.
La thèse sera dirigée par le Professeur Benoît Miramond (Université Côte d’Azur, LEAT, Sophia Antipolis) et encadrée par François Duhem (CEA/Spintec, Grenoble).
Compétences nécessaires : conception RTL, architecture de systèmes, électronique, langages de programmation C/C++ ou similaire (connaissances en SytemC appréciées)
