

Circuits Supraconducteurs en Technologie Silicium

Contact : Francois LEFLOCH DRF//INAC/PHELIQS/LATEQS francois.lefloch@cea.fr 0438784822

Stage pouvant se poursuivre en thèse : Oui

Résumé :

L'énorme avantage de la technologie Silicium est sa maturité et sa fiabilité. Or, il se trouve que certains matériaux utilisés ou intégrable dans les dispositifs à base de silicium sont supraconducteurs à basse température. L'objectif de ce projet est donc de réaliser un nouveau genre de dispositifs de type transistor MOSFET pour lesquels les électrodes drain et source seront supraconductrices. Une fois réalisés, ces nouveaux circuits quantiques contribueront à ouvrir les portes de la recherche appliquée à l'ingénierie quantique.

A basse température, un transistor MOSFET silicium de taille nanométrique agit comme un transistor à un électron encore appelé Single Electron Transistor (SET) à cause du confinement électrostatique et de l'interaction coulombienne. En revanche, la supraconductivité est décrite par la condensation d'un très grand nombre de paires d'électrons dans un état quantique macroscopique. L'intérêt de l'étude est donc de réaliser de tels composants afin de mieux comprendre comment ce genre de dispositif hybride peut s'adapter à des propriétés a priori antagonistes. L'objectif sera alors de fabriquer des dispositifs de type jonctions Josephson contrôlables par une grille et pour lesquelles le courant circule sans dissipation (pas d'effet Joule).

D'un point de vue technologique, les électrodes seront fabriquées à partir de silicures supraconductrices comme le mono-siliciure de PtSi. L'objectif est de maîtriser les réactions à l'état solide métal/semi-conducteur afin d'obtenir la bonne phase supraconductrice en veillant à ce que ce siliciure soit le plus proche de l'entrée du canal du transistor. Cela devrait avoir pour conséquence de diminuer les résistances d'accès. C'est un enjeu primordial dans l'industrie de la micro-nano électronique où la consommation énergétique est facteur limitant de développement.

En pratique, l'étudiant(e) sera intégré(e) à l'équipe DTSI/SDEP du CEA/LETI et contribuera à la réalisation de structures de test simplifiées ainsi que des dispositifs en salle blanche. Les mesures à basse température se feront au LaTEQS de l'INAC au CEA. Durant le stage, qui pourra précéder une thèse, le travail consistera à fabriquer des dispositifs de tests à base de PtSi ($T_c \sim 1$ K) dont les conditions d'élaboration sont déjà connues. Un travail plus exploratoire sur le composé V3Si ($T_c \sim 15$ K) sera également démarré afin de comprendre la métallurgie de ce système puis de trouver les conditions d'élaboration de ce matériau très prometteur et compatible avec la technologie Silicium. Cela impliquera l'utilisation de machine de dépôts et des moyens de caractérisation ex situ et in situ.

Sujet détaillé :

L'énorme avantage de la technologie Silicium est sa maturité et sa fiabilité. Or, il se trouve que certains matériaux utilisés ou intégrable dans les dispositifs à base de silicium sont supraconducteurs à basse température. L'objectif de ce projet est donc de réaliser un nouveau genre de dispositifs de type transistor MOSFET pour lesquels les électrodes drain et source seront supraconductrices. Une fois réalisés, ces nouveaux circuits quantiques contribueront à ouvrir les portes de la recherche appliquée à l'ingénierie quantique.

A basse température, un transistor MOSFET silicium de taille nanométrique agit comme un transistor à un électron encore appelé Single Electron Transistor (SET) à cause du confinement électrostatique et de l'interaction coulombienne. En revanche, la supraconductivité est décrite par la condensation d'un très grand nombre de paires d'électrons dans un état quantique macroscopique. L'intérêt de l'étude est donc de réaliser de tels composants afin de mieux comprendre comment ce genre de dispositif hybride peut s'adapter à des propriétés a priori antagonistes. L'objectif sera alors de fabriquer des dispositifs de type jonctions Josephson contrôlables par une grille et pour lesquelles le courant circule sans dissipation (pas d'effet Joule).

D'un point de vue technologique, les électrodes seront fabriquées à partir de silicures supraconductrices comme le mono-siliciure de PtSi. L'objectif

est de maîtriser les réactions à l'état solide métal/semi-conducteur afin d'obtenir la bonne phase supraconductrice en veillant à ce que ce siliciure soit le plus proche de l'entrée du canal du transistor. Cela devrait avoir pour conséquence de diminuer les résistances d'accès. C'est un enjeu primordial dans l'industrie de la micro-nano électronique où la consommation énergétique est facteur limitant de développement.

En pratique, l'étudiant(e) sera intégré(e) à l'équipe DTSI/SDEP du CEA/LETI et contribuera à la réalisation de structures de test simplifiées ainsi que des dispositifs en salle blanche. Les mesures à basse température se feront au LaTEQS de l'INAC au CEA. Durant le stage, qui pourra précéder une thèse, le travail consistera à fabriquer des dispositifs de tests à base de PtSi ($T_c \sim 1$ K) dont les conditions d'élaboration sont déjà connues. Un travail plus exploratoire sur le composé V_3Si ($T_c \sim 15$ K) sera également démarré afin de comprendre la métallurgie de ce système puis de trouver les conditions d'élaboration de ce matériau très prometteur et compatible avec la technologie Silicium. Cela impliquera l'utilisation de machine de dépôts et des moyens de caractérisation ex situ et in situ.

Compétences requises :

Techniques de Nano-fabrication, goût pour le travail expérimental, Physique du solide