

Etude et conception de circuit intégré synchrone hybride CMOS/MRAM sur technologie avancée robuste aux radiations spatiales

Contact : [Gregory DI PENDINA](#) DRF//INAC/SPINTEC GREGORY.DIPENDINA@cea.fr 04 38 78 47 46

Stage pouvant se poursuivre en thèse : Oui

Résumé :

A ce jour, plusieurs méthodes permettent de concevoir des circuits microélectroniques adaptés à des applications spatiales. Nous aimerions proposer de nouvelles innovations pour la conception de circuits intégrés embarquant des technologies émergentes non volatiles, notamment les composants spintronique du type MRAM (mémoire Magnétique). Nous proposons dans ce sujet de nous intéresser à l'intégration de jonctions tunnel magnétiques dans la logique de calcul. Ces JTM peuvent être intégrées aussi bien dans les parties séquentielles mais également dans les parties combinatoires. Il s'agit ici de proposer une logique hybride CMOS/MRAM pour rendre les circuits robustes vis-à-vis des environnements spatiaux. Ce sujet adresse donc la partie calcul de circuits numériques complexes tels que des micro-processeurs par exemple. Plusieurs technologies de MRAM seront considérées. Ces travaux se veulent prospectifs et seraient menés sur des technologies avancées. L'objectif est une poursuite en thèse pour ensuite fabriquer un circuit intégré complet et réaliser des essais radiations. Ce stage serait encadré par l'équipe « conception de circuits intégrés non-volatils » du laboratoire CEA -Spintec de Grenoble.

Sujet détaillé :

A ce jour, plusieurs méthodes permettent de concevoir des circuits microélectroniques adaptés à des applications spatiales, répondant aux contraintes d'immunité aux radiations. Nous aimerions proposer de nouvelles innovations pour la conception de circuits intégrés embarquant des technologies émergentes non volatiles, notamment les composants spintronique du type MRAM (mémoire Magnétique), en vue d'applications dans des environnements critiques, et plus spécifiquement le spatiale. Nous proposons dans ce sujet de nous intéresser à l'intégration de jonctions tunnel magnétiques (JTM), élément de base des mémoires MRAM, dans la logique de calcul. Ces JTM peuvent être intégrées aussi bien dans les parties séquentielles telles que les latches et les bascules, mais également dans les parties combinatoires telles que les cellules de type NAND, NOR, etc. Il s'agit ici de proposer une logique hybride CMOS/MRAM pour rendre les circuits robustes vis-à-vis des environnements spatiaux. Ce sujet adresse donc la partie calcul de circuits numériques complexes tels que des micro-processeurs par exemple. Plusieurs technologies de MRAM seront considérées: STT-MRAM (Spin Transfer Torque), qui est à ce jour la technologie MRAM la plus avancée et la technologie SOT-MRAM (Spin Orbit Torque), qui est la technologie MRAM la plus émergente. Ces travaux se veulent prospectifs et seraient menés sur des technologies avancées. L'objectif est une poursuite en thèse pour ensuite fabriquer un circuit intégré complet et réaliser des essais radiations avec le CNES (sous ions lourds et/ou dose) pour valider la robustesse pour les applications spatiales « de cette logique combinatoire et séquentielle nouvelle basée sur la technologie MRAM ». Ce stage serait encadré par l'équipe « conception de circuits intégrés non-volatils » du laboratoire CEA -Spintec de Grenoble.

Compétences requises :

Connaissance approfondies des méthodes et outils de conception de circuits intégrés analogiques et/ou numériques. Rigueur, organisation et motivation sont indispensables.